나노기술연구협의회 나노기술교육과정 기반교육 [나노소자 공정] 후기 Part. 1

저는 학부 과정에서 반도체 소자 물리, 반도체 소재 및 공정, 반도체 설계 등 반도체 관련 전공 과목을 다수 수강하며 이론적 기반을 다져왔습니다. 특히, 1년에 걸쳐 수강한 ‘반도체 소재 및 공정’ 과목에서는 단위 공정과 PI(Process Integration)를 중심으로, 반도체 제조 공정의 전반적인 흐름을 심도 있게 학습한 경험이 있습니다.

 

하지만 당시 커리큘럼에서는 화합물 반도체나 뉴로모픽 소자와 같은 최신 주제들은 접하기 어려웠기 때문에, 이러한 내용을 다루는 외부 전문 교육에 대한 관심이 컸습니다. 마침 나노기술연구협의회에서 나노소자 실습 교육을 진행한다는 사실을 알게 되었고, 그에 앞서 필수적으로 이수해야 하는 이론 교육에 신청하게 되었습니다.

 

이 교육 과정은 500명 내외의 선발제를 통해 진행되며, 경쟁률도 적지 않기 때문에 운적인 요소도 작용하는 귀중한 기회였습니다. 특히, 제가 대학원 진학을 고려하며 관심 있게 보았던 교수님 중 한 분인 최양규 교수님의 강의가 포함되어 있어, 개인적으로는 더욱 의미 있고 기대가 컸던 과정이었습니다.

 

 

수강신청에 성공하니 책이 배송되어 왔습니다. 총 600페이지 분량의 두꺼운 책입니다.

 

1. 반도체 소자 이론 / 측정 기술 / 미래 반도체 기술

• 1. Threshold Voltage, Id-Vg, Id-Vd 곡선의 물리적 의미를 해석할 수 있게 되었습니다. MOSFET Operation: MOSFET의 기본 동작 원리를 통해 채널 형성과 전류 흐름 메커니즘을 이해할 수 있었습니다. 또한 전계 효과와 캐리어의 드리프트/확산 개념이 어떻게 연관되는지의 개념을 다시한번 점검할 수 있었습니다.
  1. Advanced MOSFET: 소자의 성능 향상을 위한 기술들(High-k/Metal gate, Strained Silicon 등)을 배웠으며, 채널 길이 축소로 인해 발생하는 문제점과 이를 보완하는 설계 기법을 학습했고 최신 CMOS 기술의 트렌드와 기술적 한계 극복 방향을 이해할 수 있었습니다.
  1. 3D Thin-Body Transistor: FinFET, GAA 구조 등 3차원 소자 구조의 원리와 설계 목적을 간략하게 배웠으며, Scailing에 따른 Short-Channel Effect를 억제하기 위한 얇은 채널 설계의 필요성을 체감했습니다. 또한 Bulk MOSFET 대비 공정 난이도와 전기적 특성 차이에 대해 정리할 수 있었습니다.
  1. Exploratory Device (차세대 탐색형 소자): Tunnel FET, NCFET 등 기존 MOSFET을 대체할 차세대 소자의 개념을 배웠습니다. 이를 통해 초저전력, 고성능을 지향하는 새로운 소자 구조의 동작 원리를 이해할 수 있었으며 아직 상용화되지 않은 기술의 연구 방향과 과제를 파악할 수 있었습니다.
  1. Characterization (C-V, I-V 등 전기적 특성 측정 방법): 측정 조건, 전압 스윕 방식, 주파수 의존성 등의 실험 변수들을 이해했으며, C-V, I-V 측정법을 통해 소자의 주요 파라미터를 추출하는 방법을 배웠고, 이런  수치 데이터를 기반으로 소자의 구조적/물리적 특성을 유추하는 방법을 배울 수 있었습니다.

 

 

 

 

2. 세정 공정 (Cleaning Process)

• 1. Cleaning 개요: 반도체 공정 초기에 수행되는 세정 공정의 목적과 중요성을 이해했고, 파티클, 금속 이온, 유기 오염 등 다양한 오염원의 제거 방식에 대해 배웠습니다. 이러한 세정공정이 전체 수율 및 신뢰성 확보에 미치는 영향을 배울 수 있었습니다. 
  1. Cleaning 공정 기술 (Wet cleaning, SC1/SC2 등): RCA 세정(SC1, SC2), HF 처리 등 대표적인 Wet Cleaning 기술을 학습했고, 사용되는 각 화학 용액의 반응 메커니즘과 적용 조건의 차이를 이해했으며 공정 순서, 세정 시간, 온도 등 변수에 따른 오염 제거 효율을 확인 할 수 있었습니다.
  1. Cleaning 장비 기술 (Scrubber, Megasonic 등): Batch 방식과 Single-Wafer 방식 세정 장비의 구조와 특성을 배웠으며, Megasonic, Brush, Spray 등 다양한 장비 기술의 작동 원리를 이해했습니다. 마지막으로 공정 효율성, 크로스컨탐 방지, 공정 규모에 따른 장비 선택 기준을 배울 수 있었습니다.
  1. Cleaning 건조 기술: 정 이후 발생할 수 있는 Watermark와 재오염 문제의 원인과 예방의 중요성을 배울 수 있었으며, Marangoni Drying, IPA Vapor Drying 등의 원리와 장점을 비교하였고, 건조 조건이 미세패턴에 미치는 영향을 이해하고, 균일 건조의 중요성을 인식했습니다.
  1. Cleaning 건조 기술의 소분류 (Marangoni drying 등): Spin Drying, IPA Drying 등 다양한 건조 방식의 작동 원리와 적용 사례를 배웠으며, 건조 균일성 확보와 잔류 오염 방지가 소자의 수율에 직접적인 연관이 있음을 알았습니다. 세정 후 건조까지의 연속적인 오염 제어 프로세스가 왜 중요한지 명확하게 이해할 수 있었습니다.

 

 

 

 

3. 노광 공정 (Lithography Process)

• 1. Lithography Basic Concept (해상도, DOF 등 기본 원리): 해상도(Resolution), DOF, 노광량 등 노광 공정의 기초 개념을 이해하며, 마스크를 이용해 원하는 패턴을 포토레지스트(PR)에 형성하는 전체 흐름을 배울 수 있었고, 리소그래피의 물리적 한계와 이를 보완하기 위한 설계 요소들의 중요성을 인식할 수 있었습니다.
  1. Exposure Technology 이해 (Scanner, Stepper 등): Stepper와 Scanner 등 노광 장비의 동작 방식과 구조를 학습하며, 투영 방식과 축소비, 렌즈 해상력 등이 패턴 정밀도에 미치는 영향을 이해할 수 있었고, 장비의 구조적 특성에 따라 공정 속도와 해상도, 면적 대응 방식이 어떻게 달라지는지를 비교할 수 있었습니다.
  1. Resist Technology 이해 (PR 종류, 감광 메커니즘 등): Positive/Negative PR의 감광 메커니즘과 화학적 특성을 바탕으로 PR의 종류와 선택 기준을 이해하고, PR 두께, 감도, 해상도 및 잔류막 등이 전체 공정에 미치는 영향을 학습하였으며, 레지스트 공정 최적화가 후속 공정의 안정성과 정밀도에 얼마나 밀접한 연관이 있는지를 체감할 수 있었습니다.
  1. Process Control (CD control, Overlay 등): Overlay 정렬, CD 제어 등의 공정 정밀도 관리 기술을 학습하며, 공정 오차와 변동을 최소화하기 위한 실시간 모니터링 및 제어 기법의 필요성을 인식하였고, 프로세스 윈도우 내에서 최적 조건을 유지하는 공정 설계가 수율 확보에 얼마나 중요한지를 이해할 수 있었습니다.
  1. Next Generation Lithography (EUV, NIL 등): EUV, NIL 등 차세대 노광 기술의 원리와 적용 가능성을 통해 기존 ArF immersion 방식의 기술적 한계를 인식하게 되었고, 이를 극복하기 위한 새로운 공정 기술들의 필요성과 구조적 차이를 학습하였으며, 반도체 미세화 한계를 넘기 위한 기술 트렌드와 산업적 과제를 구체적으로 이해할 수 있었습니다.

 

 

 

 

 

4. 식각 공정 (Etching Process)

• 1. 식각 공정 소개 (식각 개념, 분류): 식각 공정의 정의와 목적, 그리고 전체 반도체 공정에서 차지하는 역할을 이해하며, 원하는 패턴을 형성하기 위해 필름을 선택적으로 제거하는 개념을 학습하였고, 식각 공정이 소자의 선폭 제어 및 해상도 확보에 결정적인 영향을 미친다는 점을 알 수 있었습니다.
  1. 습식 식각 (Isotropic etch, HF 등):이방성과 등방성 개념을 중심으로 습식 식각의 기본 원리와 특성을 배우며, HF, HNO₃ 등 주요 화학 용액의 반응 메커니즘과 선택비 조절 방법을 이해하였고, 부식성, 공정 단순성, 비용 등 습식 식각의 장단점을 실제 공정 사례를 통해 비교할 수 있었습니다.
  1. 건식 식각 (Plasma etching, RIE 등): 플라즈마 기반의 RIE(반응성 이온 식각) 기술을 중심으로 건식 식각의 동작 원리와 공정 구성 요소를 학습하였고, 고해상도 패턴 구현을 위한 이방성 식각 기술의 중요성을 이해하며, 가스 선택, RF 파워, 바이어스 전압 등 공정 조건이 식각 프로파일에 미치는 영향을 체계적으로 정리할 수 있었습니다.

 

 

 

 

 

5. 박막 공정 (Thin Film Deposition)

• 1. Oxidation (열산화, 질소산화 등): 열산화 공정을 통해 실리콘 표면에 SiO₂를 형성하는 원리와 Dry/Wet 산화의 차이를 학습하였고, 산화 두께 제어를 위한 Deal-Grove 모델과 공정 온도, 시간, 산화 분위기 등의 변수들이 소자 성능에 미치는 영향을 이해하면서, 박막 절연 특성 확보의 기초가 되는 산화 공정의 본질적 중요성을 체감할 수 있었습니다. 특히 Deal-Grove 모델과의 연계를 통해 매커니즘을 정확히 알 수 있었습니다.
  1. CVD (LPCVD, PECVD 등): LPCVD, PECVD 등 다양한 CVD 방식의 원리와 반응 메커니즘을 학습하며, 전구체의 종류, 기판 온도, 압력 조건에 따른 박막 특성의 차이를 파악하였고, 증착 균일성 확보와 스텝 커버리지 개선을 위한 공정 제어 전략을 실제 소자 응용과 연계해 구체적으로 이해할 수 있었습니다.
  1. PVD (스퍼터링, 증발 등): 스퍼터링과 증발 증착 방식의 동작 원리와 응용 차이를 명확히 구분할 수 있었고, 박막의 결정성, 밀도, 응력 등이 공정 조건에 따라 어떻게 달라지는지를 비교 분석하며, 금속 배선 공정에서 요구되는 막질 특성과 두께 제어 기술의 실질적인 한계와 필요성을 체감할 수 있었습니다.
  1. CMP (Chemical Mechanical Polishing): 표면 평탄화를 위한 CMP 공정의 작동 원리와 슬러리의 화학·기계적 작용 메커니즘을 학습하며, 각막의 제거 선택성, 패턴 의존성(PD) 문제, 오염 입자 관리 등 실제 공정 난제들을 구체적으로 이해하였고, 다층 공정에서 CMP가 수율 확보와 소자 정렬의 필수 조건이라는 점을 명확히 인식할 수 있었습니다.
  1. 박막의 기본 특성과 응용 (막질, 응력, 두께 균일성 등): 박막의 두께, 균일도, 밀도, 응력 등 주요 특성들이 소자 신뢰성과 전기적 성능에 어떤 영향을 주는지를 배우며, 용도에 따라 절연막, 배선막, 보호막 등으로 다양하게 적용되는 방식과, 이를 위한 공정 선택의 전략적 판단 기준을 실제 사례를 통해 체계적으로 정리할 수 있었습니다.

 

 

 

 

 

6. 도핑 공정 (Doping Process)

• 1. Doping 공정 Basic (도핑 목적 및 전반 개요):도핑의 목적과 필요성을 바탕으로 전기적 특성을 조절하기 위한 불순물 주입의 기본 개념을 학습하였고, n형·p형 반도체 구현을 위한 도펀트 종류와 주입 방식의 차이를 이해하면서, 도핑 농도 및 프로파일 제어가 소자 성능에 미치는 영향을 구체적으로 파악할 수 있었습니다.
  1. Diffusion (확산 공정의 메커니즘과 제어): 고온에서의 열 확산을 통해 도펀트를 실리콘 기판 내에 주입하는 공정의 기본 메커니즘과 Fick의 확산 법칙을 학습하였으며, 소스/드레인 형성을 위한 깊이 조절과 배리어 형성 전략에 대해 이해하였고, 확산 공정 중 마스크링과 전처리의 중요성도 함께 인식할 수 있었습니다.
  1. Ion Implantation (이온 주입 장비, 조건 설정 등): 이온 주입 장비의 원리와 빔 에너지, 도즈 설정 방법을 중심으로 고정밀 도핑 기술을 학습하였고, 프로파일의 정밀 제어 및 shallow junction 구현을 가능케 하는 장점과 동시에 결정 격자 손상을 유발할 수 있다는 단점에 대해서도 실제 소자 특성과 연관 지어 이해할 수 있었습니다.
  1. 이온 주입 손상과 열처리 (Damage recovery, RTA 등): 이온 주입으로 인한 결정 격자 손상 회복을 위한 열처리 기술(RTA, spike anneal 등)의 메커니즘을 학습하며, 고온·단시간 공정을 통해 확산 억제와 활성화를 동시에 달성하는 trade-off를 이해하였고, 손상 회복 속도와 junction 깊이 제어 간의 균형점을 실제 공정 사례를 통해 분석할 수 있었습니다.
  1. Shallow Junction (울트라 얕은 접합 형성 기술): 소형화된 MOS 소자를 위한 얕은 접합 형성 기술의 필요성과 구현 방법을 학습하면서, low-energy implantation, pre-amorphization, millisecond annealing 등의 기술적 접근을 배웠고, 깊이, 농도, 프로파일 기울기 등의 정밀 제어가 소자 누설 전류와 전기적 특성에 어떤 영향을 미치는지 구체적으로 정리할 수 있었습니다.

 

 

 

 

 

7. MOSFETs 공정 집적화

• 전체적으로 Process Integration(PI)의 흐름과 구성 이해: MOSFET 소자의 구현을 위해 단위 공정들을 통합하는 전체 흐름을 학습하며, 각 공정 단계(산화, 식각, 도핑, 금속화 등)가 서로 어떻게 연계되어 작동하는지를 공정 순서에 따라 이해할 수 있었고, Planar MOSFET에서 FinFET로의 구조 변화에 따라 공정 통합 전략이 어떻게 달라지는지 비교 분석하면서, 실질적인 제조 현장에서의 PI(Process Integration) 설계와 공정 창 윈도우 확보의 중요성을 체감할 수 있었습니다.

 

 

 

 

 

8. MOSFETs의 전기적 특성 및 소형화

• 1. Threshold Voltage (Vth의 정의 및 조절 요인): 문턱전압(Vth)의 정의와 소자 구조 및 도핑 조건에 따라 결정되는 메커니즘을 학습하며, 전압 조절을 위한 Work function 엔지니어링 및 산화막 두께 조절 전략을 이해할 수 있었고, 문턱전압이 소자 동작 속도 및 전력 소비에 미치는 영향을 명확히 파악할 수 있었습니다.
  1. Subthreshold Swing (SS, 스위칭 특성의 경사): 서브쓰레시홀드 스윙(Subthreshold swing)은 스위칭 특성의 예리함을 나타내는 주요 지표로, 이론적 한계와 실제 측정값 간의 차이를 분석하며, 고성능 저전력 소자를 설계하기 위한 SS 최적화 기술과 그 한계점에 대해 학습할 수 있었습니다.
  1. Saturation Current (채널 포화 영역 전류 특성): 채널이 포화 상태에 이를 때의 전류 특성을 분석하며, 채널 길이와 전계 분포, 이동도 등이 포화 전류에 어떤 영향을 주는지를 이해하였고, 설계 관점에서 Id,sat의 확보가 회로 성능에 미치는 핵심적 역할을 정리할 수 있었습니다.
  1. DIBL (Drain Induced Barrier Lowering): DIBL 현상을 통해 드레인 전압이 채널의 전위 장벽에 미치는 영향을 분석하며, short-channel 소자에서의 전기적 성능 저하 메커니즘을 이해할 수 있었고, 이를 억제하기 위한 구조적/공정적 해결 방안(Fin 구조, Halo 도핑 등)에 대해서도 함께 학습할 수 있었습니다.

 

 

Part 2는 뉴로모픽 기술 부터 시작해서 화합물 반도체, 환경교육 후기와 시험 및 수료 후기로 돌아오겠습니다.

 

학기 중이었고 중간고사 기간이 겹쳐있어서 많이 힘들었는데, 그래도 많은 도움된것 같습니다.